Verilog HDL 응용 설계

강좌 소개

Verilog HDL(Hardware Description Language)은 디지털 회로 설계를 위해 산업계에서 폭넓게 사용되는 하드웨어 설계언어 이다 본 교재에서는 HDL을 이용한 디지털 회로설계에 관한 기초지식을 강의하며 HDL의 기본 문법 및 디지털 회로의 모델링 기법과 함께 회로합성 시뮬레이션을 위한 CAD tool의 사용법을 익힌다 여러가지 응용회로들을 HDL로 설계한 후 그 기능을 확인하는 과정을 실습하여 실무에 적용할 수 있는 응용능력을 배양한다

교수·강사

이용환

등록일

2019-03-12